



Tema 2. Análisis de los PLDs

María Brox Jiménez

mbrox@uco.es



PLD vs ASIC


Los sistemas digitales se construían con CI de función lógica fija de escalas de integración SSI (menos de 12 puertas), MSI (entre 12 y 100 puertas) o LSI (de 100 a 1000 puertas). Los sistemas digitales cada vez son más complejos y para su implementación surgieron ASIC y PLD.

ASIC: circuito integrado que ha sido específicamente diseñado para una aplicación determinada. Para modificarlo hay que crear una nueva versión del circuito. Si se detecta un fallo en el circuito ya fabricado, hay que corregir el diseño y volver a fabricarlo. La fabricación debe hacerla una empresa de semiconductores aumentando el tiempo de desarrollo y el coste (a no ser que las unidades a producir sean muy elevadas)

PLD: circuito integrado que contiene celdas lógicas y una interconexión programable que permite al diseñador configurar esta circuitería para adaptarla a la funcionalidad deseada



CLASIFICACIÓN DE PLDs



- **PROM:** es configurable la matriz de puertas OR y fija la AND
- **PAL, GAL y EPLD:** es configurable la matriz AND y fija la OR
- **PLA:** son configurables ambas matrices



Tipos de PLDs

SPLD (Simple Programmable Logic Device):

- ✓ Se introdujeron antes que los CPLDs y FPGAs
- ✓ Hay distintos tipos de circuitos con arquitecturas de este tipo:
 - PROM
 - Programmable logic array (PLA)
 - Programmable array of logic (PAL)
 - Generic array of logic (GAL)
- ✓ Tienen un número limitado de puertas lógicas por lo que las funciones que se pueden implementar son más simples y pequeñas que con CPLDs y FPGAs. Permiten implementar circuitos combinacionales lógicos
- ✓ Compuestas por una matriz de puertas AND seguida por una de puertas OR (alguna de ellas configurable) de forma que la función se implementa como suma de productos




SPLDs

- Las PALs fueron el primer PLD real introducido en el mercado. Hay dos tipos de PAL, la bipolar que emplea fusibles para establecer las conexiones (programables solo una vez), y la PALCE que emplean tecnología CMOS y celdas EEPROM o Flash EPROM para las conexiones (borrables y reprogramables).
- Las PLA son los PLD simples más flexibles, ya que se pueden programar ambos arrays, pero actualmente se emplean menos que las PAL.
- Las GAL son equivalentes a las PALCE, por lo que son programables y borrrables eléctricamente.
- Los EPLD son dispositivos lógicos programables y borrrables por rayos ultravioleta, por lo que emplean una tecnología semejante a la de las EPROM. En la actualidad están obsoletos.



SPLDS (I): PROM


- ✓ Compuesta de una matriz de puertas AND que implementa un decodificador de n a 2^n y una matriz OR programable





SPLDS (II): PLA (Programmable Logic Array)

- ✓ Estructuras lógicas compuestas de dos planos de puertas AND y OR
- ✓ Los puntos de unión entre las líneas verticales y horizontales al principio no están eléctricamente conectados. El diseñador los une a su elección para implementar la función deseada
- ✓ El tamaño de una PLA tiene el formato M (n° entradas) $\times$ P (n° de términos producto y puertas AND) $\times$ N (n° salidas y puertas OR)





SPLDS (III): Ejemplo de una PLA

• Implementación de las funciones

- $F_0(A,B,C) = m(0,1,2,4)$

- $F_1(A,B,C) = m(0,5,6,7)$

A \ BC				
	00	01	11	10
0	1	1	0	1
1	1	0	0	0


$$F_0 = \bar{A}\bar{B} + \bar{A}\bar{C} + \bar{B}\bar{C}$$

$$\bar{F}_0 = AB + AC + BC$$

A \ BC				
	00	01	11	10
0	1	0	0	0
1	0	1	1	1

$$F_1 = AB + AC + \bar{A}\bar{B}\bar{C}$$


$$\bar{F}_1 = \bar{A}C + \bar{A}B + A\bar{B}\bar{C}$$





SPLDS (IV): PAL (Programmable Array of Logic)

- ✓ Es similar a la estructura de los PLA pero solo tiene un plano AND programable
- ✓ El plano de las puertas OR está fijo. Las conexiones con las salidas de las puertas AND son fijadas cuando el dispositivo es fabricado
- ✓ Esta arquitectura es más simple que la PLA, es más rápida porque se pierden los tiempos de retraso asociados a las interconexiones en el plano OR, pero es menos flexible





SPLDS (V): Ejemplo de diseño de una PAL


✓ Implementación de 4 funciones mediante una PAL de 4 entradas, 4 salidas y 3 términos producto por salida

• $W(A; B, C, D) = m(2, 12, 13) = A B C' + A' B' C D'$

• $X(A; B, C, D) = m(7, 8, 9, 10, 11, 12, 13, 14, 15) = A + B C D$

• $Y(A; B, C, D) = m(0, 2, 3, 4, 5, 6, 7, 8, 10, 11, 15) = A' B + C D + B' D'$

• $Z(A; B, C, D) = m(1, 2, 8, 12, 13) = A B C' + A' B' C D' + A C' D' + A' B' C' D = W + A C' D' + A' B' C' D$






SPLDS (VI): GAL (Generic array of logic)

- ✓ Los dispositivos PLA y PAL se pueden programar solo una vez (on-time programmable; OTP). Su configuración no puede ser cambiada después de que haya sido configurada
- ✓ La arquitectura de las GAL es parecida a las anteriores (matriz AND reprogramable) y matriz de puertas OR fija pero usan una celda CMOS eléctricamente borrrable similar al de las memorias EEPROM o FLASH EPROM que permiten que el diseño pueda ser reconfigurado
- ✓ Al estar fabricadas con tecnología CMOS tienen un consumo de potencia muy reducido



CPLDS (Complex Programmable Logic Devices)


- ✓ Combinan varios SPLDs (PAL O PLA) interconectados mediante una matriz de conmutación fija o programable
- ✓ La interconexión puede ser un array de conexiones del tipo que hay en los circuitos PAL o PLA o basada en multiplexores





FPGAS I (Field Programmable Gate Array)

- ✓ La arquitectura está basada en una matriz de celdas lógicas programables (LC), una interfaz con los terminales de entrada y salida (IOB) del dispositivo, y una red de interconexión programable alrededor de estos bloques LC que representa los caminos para interconectar las entradas y salidas de los LCs con los IOBs
- ✓ Estos bloques lógicos suelen incluir bloques lógicos combinacionales y elementos de memoria






FPGAS II. ¿Por qué se diseñaron las FPGAs?

Solucionaron los inconvenientes de la mayoría de los PLD Simples:

- ✓ Integración de un número reducido de puertas.
- ✓ Mala utilización de recursos.
- ✓ Al ser fija la matriz OR de salida, las puertas producto que no se usen en una salida, no pueden emplearse por el resto.





FPGAS III (Field Programmable Gate Array)


- ✓ Pueden contener millones de puertas lógicas y permiten implementar funciones muy complejas que antes solo podían realizarse con ASIC. **Ejemplo:** Kintex-7Q de Xilinx, que tiene hasta 350.000 celdas lógicas (5,2 millones de puertas) y otros recursos entre los que cabe destacar, un Dual Core ARM Cortex A9, 2.180 MB de SRAM, 900 bloques DSP y 2 ADCs de 12 bits y 1 M mps con 17 entradas.
- ✓ Tienen un menor coste y tiempo de mercado que los diseños con ASIC. Hacer cambios en los diseños basados en FPGAs es mucho más fácil que con ASIC.
- ✓ Las FPGAS es la plataforma de implementación de diseños digitales más utilizada hoy en día
- ✓ Aparecieron a mediados de los 80s para implementar máquinas de estado y tareas de procesamiento de datos. Cuando su complejidad comenzó a crecer en los 90s se comenzaron a usar en aplicaciones de redes y telecomunicaciones
- ✓ Actualmente se usan en aplicaciones de consumo, automatización, aplicaciones industriales y de procesamiento digital de señal



Tecnologías de programación en PLDs

Tecnología basada en fusibles (I):

- ✓ Esta tecnología no es usada actualmente en las FPGAs
- ✓ Determinadas conexiones de los circuitos PLDs (como las estructuras PLA y PAL) pueden ser programadas con fusibles
- ✓ En un estado aún no programado del circuito, la salida del circuito sería cero






Tecnologías de programación en PLDs

Tecnología basada en fusibles (II):

- ✓ Para implementar una función se eliminan (o queman) los fusibles necesarios aplicando pulsos de alto voltaje e intensidad alta
- ✓ En la figura se han eliminado los fusibles de la figura para implementar la función $y = a \text{ and } (\text{not } b)$
- ✓ Los dispositivos con esta tecnología solo se pueden programar una vez ya que cuando el fusible es quemado ya no se puede volver a restaurar







Tecnologías de programación en PLDs

Tecnología basada en antifusibles (I):

- ✓ Cada camino configurable tiene una conexión asociada llamada antifusible
- ✓ En un estado de desprogramación un antifusible tiene una resistencia alta que puede ser considerada como un circuito abierto (una rotura en el cable)
- ✓ Cuando un alto voltaje y corriente se aplican, se producen las conexiones (circuitos cerrados)






Tecnologías de programación en PLDs

Tecnología basada en antifusibles (II):

- ✓ El antifusible más empleado es el de silicio amorfo.
- ✓ La vía se compone de silicio amorfo.
- ✓ Si se aplica un pulso de programación de 10 a 12V se crea un enlace bidireccional.
- ✓ La resistencia del enlace es aproximadamente 50 ohmios.
- ✓ Tienen tamaño reducido y baja resistencia.





Tecnologías de programación en PLDs

Tecnología basada en antifusibles (III): Ventajas

- ✓ Esta tecnología es no volátil, su configuración se mantiene cuando el sistema es apagado
- ✓ Su estructura de interconexión es inmune a los efectos de la radiación que puede haber en aplicaciones aeroespaciales con la tecnología basada en memorias SRAM
- ✓ Como desventaja presentan que también son dispositivos OTP (one-time programmable)
- ✓ Esta tecnología es empleada por las FPGAs de Actel y Quicklogic



Tecnologías de programación en PLDs

Tecnología basada en memorias SRAM

- ✓ Actualmente esta tecnología es la dominante en las arquitecturas de las FPGAs. Empresas como Altera, Lattice, Atmel y Xilinx utilizan esta tecnología
- ✓ Como desventaja presentan que son memorias volátiles lo que implica que cuando el dispositivo es desenchufado se pierden los datos de configuración. Al encender el dispositivo tienen que volver a ser programadas
- ✓ También hoy en día se usan memorias FLASH, EPROM y EEPROM que tienen la ventaja que son memorias no volátiles. La Empresa Actel usa tecnología basada en memorias FLASH para sus desarrollos.



Arquitecturas de FPGAs

- ✓ **De granularidad fina:** cada bloque CL solo implementa una simple función. Un bloque lógico puede realizar una función de 3 entradas, tales como las funciones lógicas básicas (AND, OR, NAND, etc.) o un elemento de almacenamiento (flip-flop tipo D, latch tipo D, etc.). Necesitan un número relativamente elevado de conexiones dentro y fuera de cada bloque, comparado con la funcionalidad que se puede realizar en ese bloque.
- **De granularidad no fina:** cada bloque CL contiene más lógica que en el caso de la granularidad fina. Depende del dispositivo y del fabricante pero estos bloques pueden tener LUTs de 4 entradas, 4 multiplexores y 4 flip flops, y alguna lógica de propagación rápida del acarreo para realizar sumadores o contadores. La cantidad de conexiones en éstos se reduce comparada con la funcionalidad que implementan. Esto es importante, ya que las interconexiones interbloques programables determinan los retardos de las señales que se propagan a través de la FPGA.




Tipos de bloques lógicos

Pueden estar basados en:

✓ Puertas lógicas: NAND

✓ Multiplexores: Bloque lógico basado en mux para implementar la función $y = (a \text{ and } b) \text{ or } c$





Tipos de bloques lógicos

Pueden estar basados en:

- ✓ Tablas de búsqueda (LUTs). Una LUT (Look-up Table) de n entradas es una pequeña memoria RAM de $2^n \times 1$.
- ✓ Para implementar una función lógica, las señales de entrada se conectan a las líneas de direcciones de la RAM y se escribe el contenido de la memoria con el valor que tiene la función lógica para cada minterm, que coincide con la dirección de la palabra. Para la función $y = (a \text{ and } b) \text{ or } c$

m_i	a b c	F
0	0 0 0	0
1	0 0 1	1
2	0 1 0	0
3	0 1 1	1
4	1 0 0	0
5	1 0 1	1
6	1 1 0	1
7	1 1 1	1

	Direc.	Cont.	
	0	0	
	1	1	
	2	0	
$a_2 = a$	3	1	F
$a_1 = b$	4	0	
$a_0 = c$	5	1	
	6	1	
	7	1	


- ✓ Ventajas: si se necesitan varios niveles de puertas, se optimiza el uso de recursos y se reduce el tiempo de retardo
- ✓ Desventajas: Para una función simple como una puerta AND, se desperdician recursos y aumenta el retardo



LUTs

Una LUT al ser un dispositivo basado en celdas SRAM también puede interpretarse como:


- ✓ Una memoria RAM de 16x1 (las 16 celdas formando una LUT de 4 entradas puede ser utilizada como una memoria RAM. Memoria RAM distribuida esparcida a lo largo del chip y diferente a los bloques de memoria RAM embebidos)
- ✓ Un registro de desplazamiento de 16 bits: las celdas de SRAM de una LUT se pueden conectar formando una larga cadena. Algunas FPGAs permiten que las celdas de una LUT se desconecten de la principal formando un registro





CL


Un bloque CL no solo contiene LUT sino también registros y multiplexores. El contenido depende del modelo y del fabricante. Ejemplo: CL de Xilinx. En Altera se llama LE (Logic Element). Se puede configurar si el flanco del reloj es de subida o de bajada o si las señales de set/reset son activas a nivel bajo o alto. Tienen otros recursos como lógica de propagación rápida del acarreo para realizar sumadores y contadores de forma eficiente





Slices

Un slice contiene dos bloques CL






CLBs

En Xilinx hay bloques lógicos configurables (CLBs) mientras que Altera los llama LAB (logic array block). En los CLBs de las FPGAs de Xilinx pueden tener de 2 a 4 a Slices. El número de éstos depende de la familia de FPGA


La interconexión más rápida es entre los CL de un Slice, después entre los Slices de un CLB y finalmente entre los distintos CLBs. Las FPGAs modernas tienen una cadena de acarreo de propagado rápido que hace que se explote el rutado en circuitos aritméticos





Memorias RAM empotradas (BRAMs) I


- ✓ Muchas aplicaciones requieren el uso de memoria, de modo que las FPGAs actuales incluyen bloques de RAM relativamente grandes, denominados e-RAM o RAM de bloque.
- ✓ Según la arquitectura del componente, estos bloques pueden situarse alrededor de la periferia del dispositivo, u organizadas en columnas.
- ✓ Cada bloque de memoria RAM puede ser utilizado independientemente, o pueden combinarse varios bloques para implementar bloques más grandes.





Memorias RAM empotradas (BRAMs) II


- ✓ La capacidad de un bloque RAM puede variar desde unos pocos miles a decenas de miles de bits. Además, un dispositivo puede contener desde decenas a cientos de estos bloques RAM, proporcionando de ese modo una capacidad de almacenamiento total de unos pocos cientos de Kbits hasta varios Mbits.
- ✓ Pueden implementarse como RAM estándar simple o de doble puerto, memorias FIFO, etc.





Multiplicadores embebidos

- ✓ La multiplicación es lenta si se aplica mediante la conexión de un gran número de bloques lógicos programables juntos
- ✓ Muchas FPGAs contienen multiplicadores embebidos (producto de 2 núm. con signo (complemento a dos) de 18 bits generando el resultado de 36 bits en complemento a dos)
- ✓ Algunas FPGAs integran bloques sumadores dedicados. Una operación muy común en las aplicaciones DSP (Procesado Digital de Señal) es la denominada multiplica y acumula (MAC). Como su nombre indica, una operación MAC multiplica dos números y suma el resultado a un total almacenado en un registro acumulador.





Cores de procesadores embebidos

- ✓ Como la mayoría de diseños digitales usan un microprocesador, las actuales FPGAs tienen uno, dos y hasta cuatro microprocesadores embebidos (cores). Estos cores pueden ser hard (implementado como bloque dedicado al lado de fabric principal de la FPGA o dentro de la propia fabric principal) y soft (bloques lógicos que se configuran para actuar como un microprocesador)
- ✓ Los cores soft son más lentos y simples que los hard. Un core soft puede funcionar entre el 30% y 50% de la velocidad de un core hard.

